FPGA基础知识（十九）：Xilinx Block Memory IP核（4）--True Dual Port RAM 详解

《FPGA基础知识》系列导航

本专栏专为FPGA新手打造的Xilinx平台入门指南。旨在手把手带你走通从代码、仿真、约束到生成比特流并烧录的全过程。

本篇是该系列的第十九篇内容

上一篇：FPGA基础知识（十八）：Xilinx Block Memory IP核（3）--Single Dual Port RAM 详解-CSDN博客

下一篇：关注我，第一时间获取更新！！

1 引言

如果说Simple Dual Port RAM是“读写分离的单向车道”，那么True Dual Port RAM就是完全双向的双车道高速公路。两个端口（Port A和Port B）都完全独立，且都可以执行读或写操作。

2 配置

外部接口，如下图，每个端口都有其独立的en信号和 we信号

与Single Dual Port RAM类似，它也是有两个端口PortA 和 PortB

不同的是True Dual Port RAM的两个端口都是可以独立配置其位宽和工作模式的

关于三种模式的时序我们在单端口模式的分享的时候做了详细的说明，这里就不再赘述了

FPGA基础知识（十七）：Xilinx Block Memory IP核（2）--单端口 RAM 的三种操作模式详解-CSDN博客

3 仿真

我们看一下仿真，这是将PortA 和Port B都配置为no change模式的仿真情况，可以看到

两个端口目前设定的是分时工作：

Port A写-->port A读--->port B写--->port B读 这样的情况下，目前这样的设定看似没有相互影响的

但其实这里有一个关键点：
不管我们操作的是PortA 还是 PortB 我们操作的都是同一块BRAM区域，只是按照地址进行了划分，那就会有几种情况

第一种：双端口同时读同一地址，如下图，Port A“提前”向地址1和2写入数据D0和D1，port A和portB同时读地址1和2的数据，这种情况，不会相互影响。

第二种：一端写，另一端读同一地址，这种情况就一定要注意三种模式的配置 和 与应用之间的协调。

第三种：两个端口同时写同一地址，这就很危险，结果也会不确定，因为你很难预判最终写成功的数据到底是A的还是B的，所以必须要避免这种情况

第四种：读写同时，但是地址不同，这种情况也是没有影响的哈

True Dual Port RAM是Xilinx Block Memory Generator IP核中功能最全面的存储解决方案。它提供了最大的设计灵活性，但同时也带来了更高的设计复杂性；