【IC】芯片互连通信速率对比
我们可以把现在的互连技术看作是一场**“谁能跑得最快”**的赛跑。
目前的冠军毫无疑问是以太网 (Ethernet)，而GDDR显存接口紧随其后。
以下是当前主流互连协议的单通道 (Per Lane/Pin)最高通信速率排名（按已发布或即将在 1-2 年内商用的标准）：
1. 速度排名榜 (单通道速率)
| 排名 | 协议标准 | 单通道速率 | 调制方式 | 备注 |
|---|---|---|---|---|
| No.1 | Ethernet (IEEE 802.3dj) | 224 Gbps | PAM4 | 目前的王者。标准制定中，测试芯片已出。 |
| No.2 | PCIe Gen 7.0 | 128 Gbps | PAM4 | 预计 2025 年正式发布标准，2027年商用。 |
| No.3 | UCIe 2.0 | 64 Gbps | PAM4/NRZ | 专为 Chiplet 设计，不需要跑长线，所以没推太高。 |
| No.4 | GDDR7 | 32 ~ 48 Gbps | PAM3 | 显存专用。虽然单脚速率不如 SerDes，但它有 256/384 个脚一起跑，总带宽恐怖。 |
| No.5 | DDR6(规划中) | 17.6 ~ 21 Gbps | PAM4 | 内存最慢，因为它是单端信号且负载极重（要挂多个内存颗粒）。 |
2. 谁最容易逼近理论上限？
答案是：以太网 (Ethernet)。
为什么是以太网？
因为以太网的物理环境相对最单纯，且为了速度不惜代价。
- 技术堆料最猛：以太网 PHY 通常采用最先进的半导体工艺（3nm），也是第一个引入 PAM4、第一个引入强力 FEC (纠错码) 的协议。它的延迟可以很大（百纳秒级），这给 DSP 留出了巨大的运算空间去压榨信道容量。
- 拓扑简单：相比 PCIe 要处理复杂的树状结构、热插拔、向后兼容；以太网通常就是点对点（Switch 到网卡），信道相对干净。
谁最难提速？
DDR (内存)。
- DDR 是单端信号（抗干扰差）。
- DDR 是总线拓扑（一根线上挂好几个内存颗粒，电容负载极大）。
- DDR不能忍受延迟（CPU 读内存慢 1ns 都不行，所以不能用强力 FEC 和复杂 DSP）。
- 这就是为什么 DDR5 才跑 6.4 Gbps，而同期的 PCIe 已经跑 32 Gbps 了。
3. 特殊选手点评：GDDR7 的 PAM3 魔法
你可能会注意到 GDDR7 用了一个奇怪的PAM3调制。
- NRZ (PAM2)：传 0, 1 (1 bit)
- PAM4：传 00, 01, 10, 11 (2 bit) —— 对信噪比要求太高，显存环境太恶劣，跑不动。
- PAM3：传 -1, 0, +1 (1.58 bit)。
- GDDR7 极其聪明地选择了一条折中路线。它的信噪比要求比 PAM4 低，但带宽比 NRZ 高 50%。这是在显存这种对功耗、面积、噪声都极度敏感的场景下，逼近物理极限的最优解。
总结
- 极速之王：Ethernet (224G)。它代表了人类目前在铜线上传输数据的工程极限。
- 最难搞定：DDR。受限于物理结构和延迟要求，它的提速最艰难。
- 未来趋势：所有的协议都在向PAM4甚至更高级的调制方式演进，用信噪比换带宽是唯一的出路。