Latch-Up(闩锁效应)

闩锁效应（Latch-up）是CMOS集成电路中一种潜在的致命故障现象。它指的是芯片内部电源（VDD）和地（GND）之间由于寄生晶体管形成低阻抗通路，从而产生大电流的现象。这种大电流可能导致芯片功能紊乱、甚至永久性烧毁。

Latch-Up形成原理

CMOS工艺中，为了在同一衬底上制作NMOS和PMOS，会形成天然的寄生双极型晶体管（BJT）结构。

• PNP晶体管：通常由PMOS的源漏（P+）、N阱（N-well）和P型衬底（P-substrate）构成，是一个纵向晶体管。

• NPN晶体管：通常由NMOS的源漏（N+）、P型衬底（P-substrate）和N阱（N-well）构成，是一个横向晶体管。

这些寄生晶体管相互连接会形成一个可控硅（SCR） 结构。当电路受到外界干扰（如电源波动、I/O过压），使得其中一个寄生晶体管导通，就会引发另一个晶体管导通，从而形成一个正反馈回路（环路增益大于1）。一旦这个SCR结构被触发导通，即使移除触发信号，大电流通路依然会维持，除非切断电源，这就是“闩锁”的含义。

左半部分（绿色框）相当于一个P管放大电路，右半部分（灰色框）相当于一个N管放大电路，且它们的输入输出首尾相连，形成一个正反馈环路。当受到干扰时，PNP管（Q1）打开，PNP管输出端产生电流I1，I1流经NPN管（Q2），导致I2放大又输入到PNP管的基极，从而导致PNP管的输出端电流I1继续增加，I1增加又导致经NPN管放大后的I2增加，从而形成正反馈环路，电流不断增加。具体电流电压变化趋势如下：

主要触发原因：

• 电源电压剧烈波动：VDD快速变化导致N阱和P衬底间寄生电容产生大电流。

• I/O信号超压：I/O信号电压超出VDD-GND范围，注入异常电流。

• ESD事件：静电放电引入载流子到阱或衬底。

• 负载突变：大量驱动器同时动作导致电源/地线瞬变。

• 阱漏电流过大

应对与防护：

作为电子工程师，在设计电路板时应注意：

• 电源稳定性：确保供给芯片的电源稳定、干净，避免剧烈的电压波动和毛刺。

• 信号完整性：确保输入到芯片I/O的信号不超出其规定的电压范围（例如，不超过VDD或低于GND）。

• ESD保护：为板级接口添加适当的ESD保护器件，防止静电通过I/O端口侵入芯片内部。

• 热插拔与电源时序：对于支持热插拔或有多路电源的系统，要仔细设计电源上电和断电时序。

Latch-up效应在早期的CMOS工艺中问题较为突出，但随着工艺进步（如更小的特征尺寸、SOI技术的应用）和设计规则的完善，现代集成电路的固有Latchup免疫力已大大提高。然而，在设计和使用芯片时，尤其是在接口电路和高可靠性要求的场合，仍需对其保持警惕。